SEMICONDUCTOR DEVICE

Hiromoto Serizawa and Shoichi Fukai

UNITED STATES PATENT AND TRADEMARK OFFICE WASHINGTON, D.C. SEPTEMBER 2002 TRANSLATED BY THE RALPH MCELROY TRANSLATION COMPANY

JAPANESE PATENT OFFICE PATENT JOURNAL (A)

KOKAI PATENT APPLICATION NO. SHO 52[1977]-89070

Int. Cl.²:

H 01 L 21/20
G 02 B 5/14
H 01 L 31/00
H 01 L 33/00

Sequence Nos. for Office Use: 6684-57

7377-57 6513-57 7448-23

Filing No.: Sho 51[1976]-5611

Filing Date: January 20, 1976

Publication Date: July 26, 1977

No. of Inventions: 1 (Total of 4 pages)

Examination Request: Not filed

SEMICONDUCTOR DEVICE

[Handotai sochi]

Inventors:

Hiromoto Serizawa and

Shoichi Fukai

Applicant:

Matsushita Electric Industrial Co.,

Ltd.

[There are no amendments to this patent.]

<u>Claims</u>

1. A type of semiconductor device characterized by the fact that it has a hetero-junction of Si, Ge, or group II-VI, group III-V, or other cubic crystal compound semiconductor and tetragonal crystal-structure or cubic crystal-structure ABO₃ perovskite type

oxide (where A is an element selected from K, Ba, Sr and Pb, and B is an element selected from the group of Ti, Ta, Zr, Fe, Sn and Ce).

- 2. The semiconductor device described in Claim 1 characterized by the fact that said hetero-junction is formed from the (100) plane of said Si, Ge, or cubic crystal compound semiconductor and the (001) plane of said tetragonal crystal-structure perovskite type oxide.
- 3. The semiconductor device described in Claim 1 characterized by the fact that said hetero-junction is formed from the (100) plane of said Si, Ge or cubic crystal compound semiconductor and the (100) plane of said cubic crystal-structure perovskite type oxide.

Detailed explanation of the invention

This invention pertains to a type of semiconductor device. More specifically, this invention is for obtaining a type of semiconductor base material for application in photo-semiconductors and other semiconductor devices.

That is, the purpose of this invention is provide a type semiconductor substrate for application in various semiconductor devices characterized by the fact that it has a hetero-junction of Si, Ge, or GaAs, GaP, or other group III-V compound semiconductor, or ZnSe, ZnTe, or other group II-VI compound semiconductor and BaTiO₃, SrTiO₃, or another tetragonal crystal-structure or cubic crystal-structure oxide of Ti, Ta, Zr, Fe, Sn or Ce generally represented as perovskite type ABO₃.

When epitaxial growth of hetero substances is used to form a double hetero-structure of $Ga_xAl_{1-x}As$ for the GaAs semiconductor laser, the characteristics are improved significantly. Consequently, this phenomenon has attracted significant attention. In the prior art, research has been undertaken on junctions for many types of semiconductors, such as GaAs-Ge, ZnSe-ZnTe, ZnSe-GaAs, etc. However, for the conventional junction, even when it is referred to as a hetero-junction, it is still an epitaxial structure between semiconductors. Little study has been made on the epitaxial junctions between semiconductor and dielectric, insulator, metal, etc. On the other hand, many studies have been made on sapphire Al_2O_3 and spinel (MgO * Al_2O_3) for use as insulating substrates in vapor phase growth of Si. On such substrates, epitaxial growth of Si is performed. In addition, GaAs or other crystal has been epitaxially grown on Al_2O_5 , $MgAl_2O_4$, BeO, etc.

As far as growth of oxide insulators on semiconductor is concerned, examples include SiO₂, GaO₂, Al₂O₃, etc. on Si and GaAs. They are formed as protective films or insulating separating films. However, there is no epitaxial growth. As far as a junction between insulators is concerned, there have been reports on epitaxial growth of Bi₄Ti₅O₁₂ on MgO or MgAl₂O₄.

The present invention provides a type of substrate for a semiconductor device with epitaxial hetero-junction of BaTiO₃ or other perovskite type crystal and a semiconductor. This type of substrate for a semiconductor device has not been seen in the prior art.

Studies have been made on using BaTiO₃ or other perovskite type ABO₃ crystal as a ferroelectric material. In particular, as it is a substance with a high melting point, it has been used as a ceramic in many practical applications. The following table lists the crystalline properties of the ABO₃ type crystal.

	2	. 3	4	<u>(5)</u>
* # 4	格子定数	胜 点	热医脱弧数	エピタキシャル何
BaTiOs	a=3,994 a=4,038	1618	∕∕0	GaAs,ZaSe
BrTiOs	a-3.905	~2000	1.1 × 10°	81, Gař
PhTiOs	a=3-904 c=4,152			Si, GaP
812101	4-4-099	2640	8,75×10 ⁻⁴ 9,94×10 ⁻⁴	GaAs, ZaSe
SrSnOs	a-4-02			و82%, وهمون
BaZrOs	4-4.192	2689	5,64×10 ⁴ 6,64×10 ⁶	ImP, ZmTe, CdS
BaSaOs	4-4-12			inP, ZnTo
KTaO3	2-089 4-003	1357		GeAs

Key: 1 Name of substance

- 2 Lattice constant
- 3 Melting point
- 4 Thermal expansion coefficient
- 5 Epitaxial examples

This table lists the lattice constants, melting points and thermal expansion coefficients of the ABO₃ type crystals, such as BaTiO₃, SrTiO₃, PbTiO₃, SrZrO₃, BaZrO₃ and KTaO₃, as well as examples of the epitaxial semiconductor layers epitaxially grown on said crystals.

However, when epitaxial growth of the semiconductor layer listed in the above table is performed on said ABO₃ type crystal, when the (001) plane of the tetragonal crystal of ABO₃ type and the (100) plane of the cubic crystal are used, good epitaxial growth takes place in the <100> direction of the ABO₃ type crystal and the <100> direction of the semiconductor layer. That is, as shown in Figure 1, epitaxial growth takes place in the <100> direction of the ABO₃ crystal and in the <100> direction of the semiconductor layer. Also, for the ABO₃ type cubic crystal, good epitaxial growth takes place for the (100) plane of said crystal and the (100) plane

of the semiconductor layer. In the following, we will examine the case of a junction between Si and sapphire as a typical example of the epitaxial growth of a semiconductor layer on an insulating substrate.

Usually, in growth of Si (100), which is often used in LSI, etc., on a sapphire, while Si has a diamond structure (cubic crystal), the sapphire has a rhomboherald [transliteration] crystal form. Consequently, the (100) plane of Si is epitaxially grown on the ($10\overline{1}2$) plane of the sapphire. In this case, deviations in the lattice constants of the Si(100) plane and the sapphire ($10\overline{1}2$) plane are 14.3% and 5.7% for the two sides, respectively. Also, the thermal expansion coefficient of sapphire is about twice that of Si. At a temperature of about 1000°C as required for growth of Si, the deviation in the lattice is small, yet, as the system is cooled down, significant strain is developed.

On the other hand, as far as the junction between ABO₃ crystal and Si or GaP or other semiconductor is concerned, the deviation in the lattice constant on the growth plane determined on the base of the data listed in the above table is much smaller than that in the case of Si and sapphire at room temperature. Also, as far as thermal expansion coefficient is concerned, while said group II-VI and group III-V semiconductors usually have thermal expansion coefficients much larger than that of Si, the thermal expansion coefficient of ABO₃ crystal is similar to or smaller than that of sapphire. Consequently, the thermal strain developed due to cooling is much smaller than that developed at the interface between sapphire and Si.

In addition, when said oxides are used as substrate, because the melting point is high, it allows growth with substrate in a high-temperature state. In this way, one can obtain an epitaxial hetero-junction for said ABO₃ crystal and semiconductor layer much better than that for Si and sapphire.

In the following, we will examine application examples of epitaxial growth in this invention.

(1) Growth of Si on SrTiO₃

(100) plane of SrTiO₃ single crystal is cut out and polished to mirror surface quality. Then, the surface processing layer is etched off to form a substrate for epitaxial growth. On this substrate, growth is performed using a Si epitaxial device by means of decomposition of SiH₄ as is commonly used. The temperature of the substrate is in the range of 950-1100°C. H₂ gas containing 4% SiH₄ is fed to flow corresponding to a substantial concentration [flow rate] of SiH₄ of 30 cc/min, with H₂ gas used as a carrier gas with a flow rate of 30 L/min. The growth rate of Si is about 0.2-0.3 μm/min to a thickness of several μm to tens of μm. For the grown Si, the epitaxial structure is checked by X-ray diffraction and electron beam diffraction. (100) plane of Si is grown on (100) plane of SrTiO₃.

Also, similar epitaxial growth of Si can be made on other substrates, such as BaTiO₃, PbTiO₃, SrZrO₃, SrFeO₃, etc.

(2) Vapor phase growth of GaAs on SrZrO₃

Just as in the case of vapor phase growth of Si, (100) plane of SrZrO₃ is cut out and is polished to mirror surface quality. Then, the surface processing layer is etched off to form a substrate for epitaxial growth. Then, the device shown in Figure 2 is used for growth. Figure 2 is a schematic diagram illustrating the growth device. In Figure 2, (1) represents a heating furnace; (2) represents a furnace core tube; (3) represents a graphite table; (4) represents a SrTiO₃ single crystal substrate; (5) represents an AsH₃ source; (6) represents a (CH₃)₃Ga source; and (7), (8), (9) represent H₂ sources. In the growth, the reaction between (CH₃)₃Ga and AsH₃ is adopted. The (CH₃)₃Ga source is kept at 0°C, and at a concentration of 10% for AsH₃ in H₂ gas flow, the gas mixture is fed in. H₂ flows through a Pd diffusion plate, and is used as a carrier gas. The flow rate of H₂ gas is 3 L/min, and the flow rate of AsH₃ is 450 mL/min (10% in hydrogen), and the hydrogen gas is fed at 30 mL/min through (CH₃)₃Ga. The temperature of the substrate is about 800°C, and a growth layer with thickness in the range of several thousand Å to about 100 μm is obtained. The growth layer is checked by means of X-ray and electron beam diffraction, and it is found to be a single crystal thin film. Also, growth is performed for GaAs (100) on the (001) plane of SrZrO₃. In addition, epitaxial growth has been confirmed for BaTiO₃ and PbTiO₃.

(3) Vapor deposition of ZnSe on SrTiO₃

Vapor deposition is performed on the (001) plane of SrTiO₃ as a substrate and using ZnSe single crystal as the evaporation source. The temperature of the substrate is changed in the range of 200-600°C, and the temperature of the evaporation source is in the range of 800-1000°C. When the substrate temperature is in the range of 400-500°C, results of the electron beam diffraction indicate certain twin and super-lattice spots. However, the obtained epitaxial film has a relatively good quality.


According to the present invention, on an ABO₃ perovskite type insulating substrate, Si, Ge or other semiconductor crystal is grown, so that it is possible to obtain a high-quality substrate for forming semiconductor integrated circuits. Also, by means of growth of group II-VI and group III-V crystals, it is possible to obtain substrates useful for manufacturing photo-integrated circuits.

As explained above, this invention can form hetero-junction of ABO₃ perovskite type oxide (with A representing K, Ba, Sr, Pb, and B representing Ta, Ti, Zr, Fe, Sn, Ce) in tetragonal crystal or cubic crystal structure and cubic crystal semiconductor layer. It is possible to obtain thin film single crystal with few defects and with good crystallinity. The obtained semiconductor substrates can be used in manufacturing various types of semiconductor devices.

Brief description of the figures

Figure 1 is a diagram illustrating the orientation configuration of the epitaxial junction between ABO₃ type crystal and semiconductor layer. Figure 2 is a schematic diagram illustrating an GaAs epitaxial growth device in an application example of this invention.

- 1 Heating furnace
- 4 Substrate crystal
- 5 AsH₃ source
- 6 (CH₃)₃Ga source
- 7, 8, 9 H_2 gas source



Key: 1 Semiconductor layer




Figure 2

CLIPPEDIMAGE= JP352089070A

PAT-NO: JP352089070A

DOCUMENT-IDENTIFIER: JP 52089070 A

TITLE: SEMICONDUCTOR DEVICE

PUBN-DATE: July 26, 1977

INVENTOR-INFORMATION:

NAME

SERIZAWA, HIROMOTO

FUKAI, SHOICHI

ASSIGNEE-INFORMATION:

NAME

MATSUSHITA ELECTRIC IND CO LTD

COUNTRY

N/A

APPL-NO: JP51005611

APPL-DATE: January 20, 1976

INT-CL (IPC): H01L021/20; H01L033/00; H01L031/00

;G02B005/14

ABSTRACT:

PURPOSE: To produce thin film single crystal of good

crystallinity by the

hetero bonding of perovskite type crystals of given metal

and Si, Ge or group

II-VI, III-V compound semiconductors.

COPYRIGHT: (C) 1977, JPO& Japio

(9日本国特許庁

① 特許出願公開

公開特許公報

昭52—89070

⑤Int. Cl². H 01 L 21/20 G 02 B 5/14 H 01 L 31/00 H 01 L 33/00	識別記号 ②日本分類 99(5) B 15 99(5) J 4 99(5) H 0 104 G 0	庁内整理番号 6684—57 7377—57 6513—57 7448—23	砂公開 昭和52年(1977)7月26日発明の数 1審査請求 未請求(全 4 頁)
		@発 明 :	者 深井正一 門真市大字門真1006番地松下電
②特 願	昭51—5611		器産業株式会社内
②出 . 願	昭51(1976)1月20日	⑪出 願	人 松下電器産業株式会社
⑦発 明 者	芹沢皓元		門真市大字門真1006番地
	門真市大字門真1006番地松下電器株式会社内	四代 理 .	人 弁理士 中尾敏男 外1名

#G ### ###

1、 氣明の名称

半典体装置

2、 特許請求の範囲

- (1) Si, Ge あるいは I VI 族, I V 底等の立方 品系化合物 半線体と、正方品もしくは立方品素造の A B O3 ペロプスカイト 年 (ただし A は K , Ba , Sr, Pb の過より 選択された 1 つ、 B は Ti, Ta, Zr, EL, Sn, Ce の 群より 選択された 1 つ) 酸化物との 異種 接合を有することを 析 散とする 半線 体 装 世 。
- (2) 上記 S1, Ge あるいは立方晶系化合物半導体の [100 | 近と上記正方晶構造のベロデスカイト型酸化物の(001) 面とで上記異種接合を形成したことを特徴とする特許辨求の範囲第1項 K 記載の半導体装置。
- (5) 上記 S1, Ge あるいは立方晶系化合物半単体
 の (100) 面と上記立方晶構造のヘロデスカイ
 ト型銀化物の (100) 面とで上記異種接合を形成したことを特徴とする特許請求の範囲第 1 項

、に記載の半導体委員。

1.3、発明の詳細な説明

本発明は半導体委員を関し、光半導体委員もるいはその他の半導体委員への応用に通した半導体 基体を得るものである。

すなわち本発明はSi, Ge もるいはGaAs, GaPなどの且ーV 版化合物半導体もるいは ZnSe, ZnTeなどの且ーN 族化合物半導体と BaTiOs や SrTiOsなでのペロブスカイト形 ABOs のように一般的に普を表わせる正方品もるいは立方品構造の Ti, TaZr, Pe, Sn, Ce の酸化物との異独接合を形成し、物々の半導体装置の応用に供する半導体基体を得ることを目的としている。

異は物質のエビチャシャル成長は GaAe半線体レーザーが Ga_XAi_{1-X}As とグブルヘテロ構造にする ことによって大きな特性の向上をみて非常に注目 されるに至った。従来より、ヘテロエビチャシャ ル成長は GaAs - Ge , 2nSe - ZnTe , 2nSe -GaAs などの多くの半線体について接合が研究されているが、従来の接合は異種接合といっても半

特開昭52-89070(2)

海体同志のエビタキシャルであり、半海体と誘電体、絶縁体、金属などのエピタキシャル接合はあまり研究されていかい。しかるに、Siの気相改長にかける絶縁落板としてのサファイア AlzOs ヤスピネル(MgO・AlzOs) は多くの研究がなされている。これらの基板上にはSiのエピタキシャル放長がされているほか、GaAs などの結晶 AlzOs, MgAlzOs, BeO などにエピタキシャル放長がなされている。

また、半導体上への酸化物配象体の成長はSiやGaAs 上に SiO2、GaO、Al 2O3 などがあり、保護膜としてまた配象分階膜としてなされているが、エビョキシャル成長されているものはない。 船敷物 同志の接合としては MgO ヤ MgAl 2O4 上に Bi 4Tis O12 のエピョキシャル成長がなされた例は報告されている。

そとで、本免明は従来行われていない baTiOs などのベロブスカイト型結晶と半導体とのエピタ キシャル異確飛台により良好なる半線体装置用基 体を借るものである。

りなる結晶の格子定数・触点・熱能顕保数かよび その結晶にエピッキシャル成長するエピッキシャ ル半導体層の例を記載したものである。

ところで、これらABO3 型結晶上に上記表に記載 載の半週体層をエピタキジャル成長する場合 A B Us 型のたとえば正方益結晶の(OO1)面と立方島 半 # 体 の (100) 面 を と る と 、 ABO s 型 の 結 晶 の く100>方向と半導体層のく100>方向とは良好 なエピタキシャル成長が行われる。すなわち第1 凶に示すように ABOs 結晶のく 100> 方向と半導 体層の<100>方向とはエピメキシャル収長する。 カ Þ A B O 3 [™]型 の 立 方 結 晶 の 場 合 は 〔 100 〕 面 と 半 毎体層の(100)面で良好なエピタキシャル成長 を行わせることができる。ここで、絶縁蓋板上に 半海体層をエピタキシャル成長する代表的な例と してSIとサファイアとの設合を考えてみる。 延26 L S I 等で使われる Si (100)のサファイ ア上への成長にかいて、Si はダイヤモンド構造 (立方晶系) をしているのに対してサファイブは ロン ポ へ ラ ル ド の 結 晶 形 の た め Siの (100)面 は

さて、BaTiOs などのベロブスカイト型 ABOs 結晶は気調電体材料として研究されてきた。特に高級点物質であるためのセラミックとして実用化されている場合が多い。ABOs 型 の結晶学的性質を下表に示す。

物質名	格子定数	AL A	熱能嵌係数	エピタキシャル
BaTiOs	a=3,994 o=4-038	1618	/0	GaAs, ZnS
SrtiOs	a~3.905	~2000	1.1 × 10 ⁴	Si, GaP
PbT (Os	4-3-904 0-4,152			Si, GaP
SrZrOs	4-4-069	2640	8.75×10 ⁻⁴ 9.34×10 ⁻⁴	GaAs , ZnS
SrSnOs	a-4-02			GaAs, ZnS
BaZrOs	a=4.192	2688	5.64×10 ⁻⁶ 6.54×10 ⁻⁶	InP, ZnT
BaSnOs	a=4·12			InP, ZnT
KTeOs	_=3-989 0=4,003	1357		GAAs

との表は ABOs 型歯あすなわち BaTiOs, SrTiOs, PbTiOs, SrZrOs, SrSnOs, BaZrOs, KTaOs よ

サファイアの(1012)面にエピタキシャル成長する。このときの Si(100)面とサファイアの(1012)面の各点の格子足数のメレは2 辺がそれぞれ 14.3% と 5.7 % の値を有している。また 悪寒 脱係 数は Siよりサファイアの方が約 2 倍の値をしてかり。 Siを成長させるに必要な 1000 で 飽後の温度では格子のメレとしてはいく分少なく なるが合印に伴り界面にかける盗が多く含まれている。

一方、ABOs 結晶とSib るいは GaP などの半潮体との接合をみると上記数から求めた成長面での格子足数のメレとしては常温にかいて Siと サファイアの場合に比較してはるかに少ない値となる。また 無能版係数にかいては これら I ー V 族 半導体の熱膨脹係数は一般に Six りも 大きいのに対して ABUs 結晶はサファイアとあまりかわらないかそれ以下の値であるため合知による熱症といるいかそれ以下の値であるため合知による熱症としてはサファイアとSiとの界面に比べて非常に小さくなる。

さらにこれらの観化物を基板とする場合には融点

特別昭52-89070(3)

が高いために高温度基板状態での成長も可能となる。このように、上配ABOs 型結晶と半導体層とはSiとサファイブよりもすぐれた良好なエビチャンアル異種接合を得ることができる。

以下。エピチャンヤル成長を行った本発明の実施例を図面とともに説明する。

(ii SrTiOs 上へのSi の成長。

SzTiOs 単結晶を(100)面に切り出し、鉄面に研摩してその狭弦面加工層をエッチングでとり 飲いてエピョキシャル用基板とする。これを基板 として通常用いられる SiH4 の分解による Si エピ タキシャル装置により成長させた。基板温度を 960~1100 でとし、4 % SiH4 入り hiz ガスを SiH4 の実質過度で3 0 oc/min に相当する量をHz ガスをキャリアガスとして3 0 l/min で放して成 長させた。成長 Si は 0.2~ 0.3 μ/min で数μ~ 数 + μ成長させた。成長 Si は X 線回折かよび電 子線回折によってエピタキシャルしていることが 確認された。 8zTiOs (100)面上に Si の (100) 面が成長していた。

よって単結晶神輿であることが確認されるととも に SrZrOs 結晶 (OO1) 面に GaAs (100)が成長 していた。また BaTiOs , PbTiOs についてもエピ タキシャルが従出された。

IS SrTiOs 上への ZuSe の業階。

SriiOs の(001)面を裏板として ZnSe 単結晶を蒸発 所として蒸溜を行なった。 蒸板温度は 200℃~ 600℃まで変化させ、蒸炉原温度は 800℃~ 1000℃で行なった。 蒸板温度 400℃~ 500℃にかいて電子線回折の結果では若干の双晶や組格子スポットがみられたが、かなり良好なエビチャンヤル膜を得ることができた。

このように本発明によれば、ABUs ベロブスカイト型色碌著板上にSi,Go 等の半様体結晶を成長させることにより良好な半導体集積回路用の基体を得ることができ、またまード,まーV族結晶を成長させることにより光集積回路用としてすぐれた基体を得ることができる。

以上のように本免明は正方品もるいは立方品標 造のABOs ペロブスカイト型(ただしA:K、Ba。 また、基板として、Balios , Phlios , Sizros , SileOs などにかいても同様にSi のエピタキシャ ルが組められた。

(2) SrZrOs 上への GaAs の気相成長。

Siの気相成長の場合と同様に SrZrOs を (100) に切り出し、頻面に研削し、その後表面加工層を エッチング除去してエビタキシャル用当板とし、 第2回に示す成長後世により成長を行った。第2. 図に成長抜催の低略を示す。第2図にかいて、1 は加熱炉、2は炉お質、3はグラファイト台、 4 はSrTiOs 単結基基板、 5 は AsHs 族、 6 は (CHs)s Ga頭、ア、8、9はHaガス銀である。さて、成長 K は (Chis)s Ga と AnHiの反応が使われた。 (Chis)s GaソースはOでK保たれ、AsHs はHz 気流中K10 多台ませて旅入された。H2 は Pd 拡散板を通して キャリアガスとした。流量はHz ガスが 31/min 。 AsHs 450ml/min (105水果中) (CHs)5Ga K は水果ガスを30ml/min通過させた。基板温度は 的800℃とし的千人から約100μの単さまでの 成長層を得た。 成長層は某線かよび電子銀回折 KC

Sr、Pb、B: Ta、Ti、Zr、Fe、Sn、Ce)酸化物 と立方晶系半導体層の異複接合を形成するもので あって、欠陥の少ない結晶性の良好な薄膜単結晶 を得ることができ、各種半導体装置に適した半導 体基体を得るものである。

4、 図面の簡単な説明

第1 図はABOs型結晶と半導体層とのエピタキシャル接合の方位関係図、第2 図は本発明の一実施例にかける GaAoエピタキシャル成長装置の 機略構成図である。

